Zur Seitenansicht
 

Titelaufnahme

Titel
Ressourceneffiziente Realisierung pulscodierter neuronaler Netze / Tim Kaulmann
AutorKaulmann, Tim In der Gemeinsamen Normdatei der DNB nachschlagen
Erschienen2009
HochschulschriftPaderborn, Univ., Diss., 2009
SpracheDeutsch
DokumenttypDissertation
URNurn:nbn:de:hbz:466-20091104012 Persistent Identifier (URN)
Dateien
Ressourceneffiziente Realisierung pulscodierter neuronaler Netze [6.52 mb]
zusammenfassung [102.84 kb]
zusammenfassung [60.67 kb]
Links
Nachweis
Klassifikation

Deutsch

Diese Arbeit befasst sich mit dem Entwurf ressourceneffizienter, d.h. flächen- und energieeffizienter pulscodierter neuronaler Netze und ihrer technischen Umsetzung in CMOS-Technologien. Dazu wird die von einer Nervenzelle bei der Informationsverarbeitung umgesetzte Energie mit einem auf einem Zustandsregler basierenden Modell des Ionentransports an einer Zellmembran abgeschätzt und als Maß für die erarbeiteten technischen Implementierungen herangezogen.

Der Übergang zur technischen Umsetzung von Neuronen wird durch die Betrachtung eines elektrischen Neuronenmodells und der Ableitung wesentlicher Eigenschaften aus dem Modell geschaffen. Anschließend werden ressourceneffiziente Umsetzungen von pulsenden Neuronen in digitaler und analoger Schaltungstechnik in CMOS-Technologien mit Strukturgrößen von 130nm und kleiner entworfen sowie hinsichtlich der benötigten Ressourcen und ihrer Eigenschaften bewertet. Es zeigt sich, dass die analoge Implementierung von pulsenden Neuronen in einer 130nm CMOS-Technologie von allen technischen Umsetzungen die geringsten Ressourcen benötigt. Bei der Untersuchung der digitalen Umsetzungen der Neurone wird eine weitere Möglichkeit zur Reduktion der Verlustleistung gezeigt. Durch den Entwurf und Einsatz einer spezialisierten, digitalen Standardzellenbibliothek mit Elementen, die mit besonders niedriger Versorgungsspannung arbeiten, kann die Verlustleistung digitaler Implementierungen um Größenordnungen gegenüber herkömmlichen Ansätzen reduziert werden.

English

This thesis focuses on the resource-efficient design, i.e. area-efficient and energy-efficient design of pulse-coded neural networks and its technical implementation in current CMOS technologies. The energy consumption used for information processing in a nerve cell is estimated by a state control based model of the ion transport through a cell membrane. This is used as a measure for the developed analog and digital implementations.

The transition from biological neurons to the technical implementation of neurons is supported by the derivation of essential properties of an electric neuron model. Subsequently, resource-efficient digital and analogue implementations of pulse-coded neurons in CMOS technologies with feature sizes of 130nm and smaller are designed and the required resources and the properties of the implementations are evaluated. The obtained results are set in relation to the biological model. It turns out that the analogue implementation of pulse-coded neurons in a 130nm CMOS technology is the most efficient realization. It is shown that the design and use of specialized digital standard cell library elements, with particularly low supply voltage, can reduce the power dissipation of digital implementations by orders of magnitude compared to conventional approaches.