Zur Seitenansicht
 

Titelaufnahme

Titel
Identification and simulation of critical interconnect paths with respect to transient noise on PCB-level / Mohamed Taki
AutorTaki, Mohamed In der Gemeinsamen Normdatei der DNB nachschlagen
Erschienen2008
HochschulschriftPaderborn, Univ., Diss., 2008
SpracheEnglisch
DokumenttypDissertation
URNurn:nbn:de:hbz:466-20081217021 Persistent Identifier (URN)
Dateien
Identification and simulation of critical interconnect paths with respect to transient noise on PCB-level [2.44 mb]
zusammenfassung taki [8.96 kb]
abstract taki [8.62 kb]
Links
Nachweis
Klassifikation

Deutsch

Im Rahmen dieser Arbeit wurde ein effizienter Ansatz zur Identifikation und Bewertung von kritischen Störpfaden bezüglich parasitärer Interferenzen auf der Leiterplattenebene entwickelt. Der Fokus liegt insbesondere auf Leitungsgebundenen Störimpulsen, die meist zu Funktionsstörungen oder -ausfälle bei elektronischen Systemen führen. Für die Störpfadextraktion werden alle Verbindungsstrukturen sowie die möglichen Koppelungsmechanismen auf der Platine berücksichtigt. Zu deren Charakterisierung wird die gekoppelte Störleistung auf bestimmte, empfindliche, digitale, integrierte Schaltungen berechnet. Der entwickelte Ansatz ermöglicht die Extraktion und Simulation der Ausbreitungswege, die signifikante Störleistung von einer Störquelle (Stecker- Pin) zu einem sensiblen integrierten Schaltungspin (IC- Pin) übertragen. Effiziente Graphsuchalgorithmen, die sogenannten k- kürzeste Wege Algorithmen, wurden auf Schaltungssignalflussgraphen angewendet, um gewichtete oder dominante Störpfade zu identifizieren. Dementsprechend werden jeweils die Streuparameterkoeffizienten im Frequenzbereich bewertet. Durch die Superposition der dominanten Signalpfade kann zusätzlich eine gute Approximation der gesamten Systemantwort erzielt werden. Eine Komplete Aussage über die Störpfade erfolgt im Zeitbereich durch Vergleich der gekoppelten Störimpulse mit den Störabständen der empfindlichen Komponenten. Zu diesem Zweck wird die Zeitbereichssimulation eines gesamten Störpfades mit nichtlinearen Abschlüssen unter Verwendung von hybriden Schaltungsanalysemethoden durchgeführt. Beispiele solcher Methoden sind die harmonische Balance- Technik und die Streuparameter- Simulation. Der Algorithmus wurde auf mehrere Schaltungen angewendet, um den Einfluß der einzelnen kritischen Pfade auf dem Datensignal zu berechnen. Die Kenntnis der kritischen Störpfade in früheren EDA- Phasen kann dazu benutzt werden, das Design der entsprechenden Leitungsstrukturen zu verbessern, um ein zuverlässiges System gegen parasitäre Impulse zu entwerfen.

English

In this thesis an efficient approach to identify and evaluate the critical transient noise paths on printed circuit board level is presented. This approach is based on the determination of the flow of the noise power induced into a system of interconnects and distributed to any sensitive integrated circuit device ports. The noise paths may result from all coupling mechanisms between the transmission structures. Moreover, the noise paths are extracted considering the entire printed circuit board. Dominant and critical signal traces transferring significant noise from a specified noise source to digital device I/O ports can be determined in the frequency domain using advanced and efficient k shortest path algorithms. These are then combine with the signal flow graph circuit matrix to compute the transfer function of the individual weighted signal paths. The noise paths are evaluated in terms of the transmission coefficients over the frequency range of interest. The superimposition of several dominant signal paths delivers a good approximation to the total system response. The associated coupling waveform can be computed by analyzing the whole dominant signal paths, including device drivers and receivers, in the time domain. This can be performed using a hybrid analysis like the harmonic balance technique or the S-parameter analysis. Depending on the component noise margin the path can be identified as critical or not. The approach proposed is able to predict the interconnects responsible for majority of signal degradations at the chip ports. Based on this information protection measure may be introduced to improve the printed circuit board design and develop more reliable circuits.