Zur Seitenansicht
 

Titelaufnahme

Titel
Performance modeling and analysis in high-performance reconfigurable computing
AutorSchumacher, Tobias In der Gemeinsamen Normdatei der DNB nachschlagen
PrüferPlatzner, Marco In der Gemeinsamen Normdatei der DNB nachschlagen ; Brinkmann, André In der Gemeinsamen Normdatei der DNB nachschlagen
Erschienen2011
HochschulschriftPaderborn, Univ., Diss., 2011
Anmerkung
Tag der Verteidigung: 13.05.2011
SpracheEnglisch
DokumenttypDissertation
URNurn:nbn:de:hbz:466:2-191 Persistent Identifier (URN)
Dateien
Performance modeling and analysis in high-performance reconfigurable computing [1.64 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Rekonfigurierbares Rechnen hat in den vergangenen Jahren einen hohen Grad an Aufmerksamkeit erhalten. Wissenschaftler zeigten Beschleuniger für unterschiedliche Klassen von Algorithmen, die Geschwindigkeitssteigerungen von mehreren Größenordnungen erreichten.Die Bedeutung von rekonfigurierbarem Rechnen lässt sich auch daran erkennen, dass namhafte Anbieter von Hochleistungsrechnern Systeme mit rekonfigurierbarer Hardware, die eng an die CPU und das Speichersystem gekoppelt ist, entwickelten. Ein besonderer Schwerpunkt der Forschung liegt in der Programmierbarkeit solcher rekonfigurierbarer Rechner. Trotz nennenswerten Ergebnissen auf diesem Gebiet existieren allerdings weiterhin einige Herausforderungen, die den Entwicklungsprozess rekonfigurierbarer Beschleuniger zeitaufwändig und fehleranfällig machen. In dieser Arbeit wird eine neue Modellierungsmethode eingeführt, die die Spezifikation von Algorithmen unterstützt, welche auf heterogenen Systemen, die sowohl aus CPUs als auch aus rekonfigurierbarer Hardware bestehen, ausgeführt werden sollen. Im Gegensatz zu existierenden Modellierungsansätzen basiert die vorgestellte Methode nicht auf einem statischen Modell der Zielarchitektur, sondern ermöglicht die gleichzeitige Entwicklung von Ausführungs- und Architekturmodell. Ein besonderer Schwerpunkt wird dabei auf die für Datentransfers benötigte Zeit gelegt.Weiterhin wird das IMORC-Architekturtemplate vorgestellt, welches den Entwickler bei der Implementierung der zuvor modellierten Architektur unterstützt. Es werden Methoden vorgestellt, um die Leistungsfähigkeit der entworfenen Architektur zur Laufzeit zu analysieren und die entworfenen Modelle anhand der gewonnenen Daten zu optimieren. Die Anwendbarkeit der vorgestellten Methoden wird darüber hinaus anhand einiger Fallstudien demonstriert.

Zusammenfassung (Englisch)

Reconfigurable Computing has received a high level of attention during the last years. Scientists presented accelerators for different algorithm classes gaining speedups of several orders of magnitude. Major supercomputer vendors came out with high-performance computers that tightly connect reconfigurable devices to the CPUs and/or to the memory subsystem. One of the major focuses of recent research is put on the programmability of these reconfigurable high-performance computers. Despite great research results in this topic, there are still several challenges which make the development process of reconfigurable accelerators a time consuming and error-prone process. This thesis introduces a novel modeling technique which supports algorithms targeted at heterogeneous systems that provide commodity CPUs as well as reconfigurable accelerators. In contrast to existing modeling approaches, the method presented is not based on a static model of the target architecture, but allows for specifying the architecture model along with the execution model of the algorithms to be implemented. A key aspect considered hereby is the time needed for data transfers. The modeling approach is supported by the IMORC architectural template which eases the implementation of the modeled accelerator. Additionally, the thesis introduces methods for analyzing the performance of the developed architecture during run time and for optimizing the models with the help of the data obtained. The approach is finally evaluated by demonstrating several case studies.