

EIN THEORETISCHES MODELL DES ZEITVERHALTENS DIGITALER SCHALTUNGEN UND SEINE ANWENDUNG IN SIMULATIONSHARD- UND -SOFTWARE

Franz J. Rammig

Universität Dortmund
Abteilung Informatik I

1. Zusammenfassung

Es wird ein Modell des Zeitverhaltens digitaler Bausteine vorgestellt.
Es beinhaltet die Beschreibung

- variabler, vom Werteverhalten der Argumente wie der Ergebniskomponenten abhängiger Verzögerung
- Argumentspezifischer Absorption zu kurz anliegender Signale
- Argumentspezifischer Reaktion auf Werteänderungen (Flankenempfindlichkeit).

Es wird dargestellt, wie man sich ein solches Modell als im wesentlichen aus Schieberegistern aufgebauten, definierten Automaten vorstellen kann. Als Anwendung dieser Vorstellung wird die Implementierung des Zeitverhaltens in einer speziellen Simulationshardware vorgestellt.

Weiterhin wird gezeigt, wie sich ein solches Modell im Rahmen einer Simulationssoftware vom Typ "Tabel driven", "selective trace", "critical event" implementieren läßt.

Schließlich wird noch die Programmiersprache DIGITEST vorgestellt, die eine Beschreibung des Zeitverhaltens digitaler Bausteine erlaubt.

2. Ein Modell des Zeitverhaltens digitaler Bausteine

2.1. Überblick

Bei jeder Modellbildung muß zwischen Aufwand und Nutzen abgewogen werden.

Für den logischen Entwurf unter Berücksichtigung des Zeitverhaltens möchte man sich aus pragmatischen Gründen vom Modell der Booleschen Gleichungen möglichst wenig entfernen. Man ist aber zu einer Modellerweiterung gezwungen, da die in der Zusammenfassung genannten zeitbedingten Effekte mit Booleschen Gleichungen allein kaum darstellbar sind. Es soll nun, ausgehend von einer rein Booleschen Beschreibung, ein Modell entwickelt werden, mit dem man die genannten Effekte darstellen kann.

2.2. Modellentwicklung

Für ein Modell im mathematischen Sinne benötigt man eine Trägermenge und eine Menge von Relationen. Das Modell der Booleschen Gleichungen $B := \langle s; B \rangle$ wird gebildet von der Trägermenge $s := \{0, 1\}$ und der Relationen- (Funktionen-)menge $B := \{f: \{0, 1\}^n \rightarrow \{0, 1\}^m \mid n, m \in \mathbb{N}\}$.

Um auch das Zeitverhalten digitaler Schaltelemente beschreiben zu können, muß die Trägermenge s ersetzt werden durch die Menge der Signale S_T .

$S_T := [0, 1]^I; I \subseteq \mathbb{R}$. Eine passende Relationenmenge erhält man durch $F := \{f: (S_T)^n \rightarrow (S_T)^m \mid n, m \in \mathbb{N}\}$

2.3. Modelleinschränkung

Innerhalb des so erhaltenen Modells $\mathcal{R}_T := \langle S_T; F \rangle$ lassen sich die genannten Effekte sicherlich beschreiben, doch ebenso sicher ist der zu treibende Aufwand viel zu groß. Aus diesem Grunde soll das Modell nun erheblich eingeschränkt werden.

Die Menge der Signale S_T wird durch eine Signalmenge $S_{T'}$ ersetzt mit

- a) T' ist abzählbare Menge
- b) T' besteht aus äquidistanten Zeitpunkten
- c) zu jedem Zeitpunkt $t \in T'$ nimmt ein Signal aus $S_{T'}$ einen Wert aus der Menge $\{0, 1\}$ an.

Die Einschränkung auf den Wertebereich $\{0, 1\}$ wird hier nur aus Gründen der Einfachheit gemacht, größere Wertebereiche sind genauso möglich und in vielen Fällen der Anwendung auch geeigneter.

2.4. Quasi Reale Boolesche Funktionen

Man hat nun ein eingeschränktes Modell $\mathcal{K}_{T'} := \langle S_{T'}; F' \rangle$ erhalten.

($F' := \{f': (S_T)^n \rightarrow (S_T)^m \mid n, m \in \mathbb{N}\}$)

Die Funktionenmenge F' soll nun auf die Menge der Quasi Realen Booleschen Funktionen (QRBF) eingeschränkt werden, um das endgültige Modell $\mathcal{Q}_{T'} := \langle S_{T'}; \text{QRBF} \rangle$ zu erhalten. Der Werteverlauf eines Signals läßt sich gewinnen, indem man ihn für jeden Zeitpunkt $t \in T'$ festlegt. Es wird nun gefordert, daß in den Funktionswert zu einem Zeitpunkt t_0 nur der Werteverlauf der Argumente während eines endlichen Zeitintervalls eingeht. Quasi Reale Boolesche Funktionen sollen sich also durch Funktionen $d: \{\{0, 1\}^n\}^k \rightarrow \{0, 1\}^m$ charakterisieren lassen. Mit Hilfe solcher Funktionen lassen sich die Effekte Flankenempfindlichkeit, Trägheit und Verzögerung beschreiben.

Flanken können innerhalb des gewählten Modells durch einfachen Vergleich zeitlich benachbarter Signalwerte erkannt werden. Flankenempfindliche Eingänge werden in solche transformiert, die trägheitslos auf Werte "1" reagieren und aus Flanken werden derartige Impulse von der Länge einer Zeiteinheit generiert.

Ein Bauteileingang wird träge genannt, wenn in die Berechnung der Funktionswerte mit eingeht, wie lange ein Wert an diesem Eingang stabil anliegt. Für jeden Signalwert, der als Argumentwert an einem solchen Eingang benutzt wird, muß demnach geprüft werden, ob er seit einem Mindestzeitraum anliegt. Ist dies nicht der Fall, muß geprüft werden, ob er noch so lange anliegen wird, daß zwischen Anfangs- und Endzeitpunkt des Wertes die geforderte Mindestdauer liegt. Eine Schwierigkeit liegt hier darin, daß die Information über das zukünftige Werteverhalten von Signalen benötigt wird. Diese Schwierigkeit kann dadurch überwunden werden, daß der "Trägheitsprüfungstermin" soweit in die Vergangenheit zurückversetzt wird, daß bezüglich dieses Termins die nötige Zukunft höchstens Gegenwart ist.

Damit ist man bei dem Problem der Verzögerung angelangt. Ausgehend von einem Totzeitmodell wird angenommen, daß jedes Signal eine Verzögerungsstrecke fester Länge durchläuft, bevor es, eventuell flanken- und trägheitskorrigiert, als Argument der rein logischen Transformation zum Tragen kommt. Diese festen Verzögerungsstrecken haben als Länge höchstens den Wert der kleinsten für das behandelte Schaltelement angegebenen Verzögerung und, nach dem eben über die Trägheit Gesagten, mindestens den Wert der größten für das Schaltelement angegebenen Trägheit. Um nun variable, situationsabhängige Verzögerungswerte

darstellen zu können, wird hinter jeden Ausgang eine weitere Verzögerungsstrecke "geschaltet". Man stellt sich diese Verzögerungsstrecken variabel vor, wobei die Länge von dem Werteverhalten an den Ein- und Ausgängen der rein logischen Transformation abhängt. Damit ist es möglich

- a) verschiedene Verzögerungszeiten für Aufwärts- und Abwärtstransitionen zu beschreiben
- b) für verschiedene Ausgänge verschiedene Verzögerungen zu beschreiben
- c) für verschiedene Ursachen von Transitionen verschiedene Verzögerungen zu beschreiben.

Es ist möglich, auf der Basis dieser Vorstellung Funktionen $d: \{0, 1\}^n \rightarrow \{0, 1\}^m$ zu definieren. Eine Funktion $g: (S_T)^n \rightarrow (S_T)^m$ wird nun genau dann Quasi Reale Boolesche Funktion genannt, wenn sie sich eindeutig durch eine solche Funktion d charakterisieren läßt.

3. Ausnutzung des Modells für die hardwaremäßige Darstellung des Zeitverhaltens in einer speziellen Simulationshardware

Es wurde das Konzept einer Hardware entwickelt, die es erlaubt, eine endliche Menge digitaler Bausteine softwaregesteuert beliebig untereinander zu verschalten. Da eine so aufgebaute Schaltung einschließlich der Vorstellung des Zeitverhaltens der Bausteine unter ständiger Kontrolle der Software laufen soll, muß das Zeitverhalten außerhalb der benutzten Bausteine dargestellt werden.

Zu diesem Zweck wird vor jeden Bausteineingang ein Bauteil zur Darstellung von Trägheit und Verzögerung und hinter jeden Bausteinausgang ein Bauteil zur Darstellung der Verzögerung geschaltet.

Ein Bauteil zur Darstellung der Verzögerung besteht im Wesentlichen aus einem parallel lesbaren Schieberegister. Welche Speicherzelle gelesen wird, wird durch einen Selektor bestimmt. Dieser Selektor wird beim Auftreten von 0-1-Transitionen und 1-0-Transitionen unterschiedlich eingestellt und behält seine Einstellung ansonsten bei. Jeder Wert wird also während n Takten durch das Register geschoben, bis er an der selektierten Speicherzelle angelangt ist und damit als Argument des Bausteins zum Tragen kommt.

Bei einem Bauteil zur Darstellung von Trägheit und Verzögerung wird zusätzlich noch überprüft, ob der Wert einer bestimmbar Anzahl von Speicherzellen identisch ist. Ist dies nicht der Fall, so wird der Wert der selektierten Speicherzelle komplementiert an den Eingang des Bausteins abgegeben.

4. Implementierung des beschriebenen Modells in einer Simulationssoftware

An der Universität Dortmund entsteht derzeit ein interpretativer Simulator vom Typ "selective trace", "critical event". Dabei wird das oben beschriebene Modell des Zeitverhaltens implementiert. Als "kritisches Ereignis" gilt, wenn sich ein Eingangswert eines funktionell verzögerungsfrei modellierten Bausteins ändert. Dieser Wert hat dann bereits eine Eingangsverzögerung hinter sich und ist auf genügend langes Anliegen überprüft worden. Nachdem alle Wertänderungen an Eingängen des betrachteten Bausteins des selben Zeitpunktes gesammelt wurden, können die Werte der Ergebniskomponenten bestimmt werden. Für jede Ergebniskomponente, deren Wert sich geändert hat, wird einer Ausgangsverzögerungstafel die für die vorliegende Wertänderungssituation angegebene Ausgangsverzögerung entnommen. Nachdem einer Inzidenztafel entnommen worden ist, mit welchen Eingängen der betrachtete Ausgang verbunden ist, wird für jeden solchen Eingang einer Eingangsverzögerungstafel die für die vorlie-

gende Wertänderung angegebene Eingangsverzögerung entnommen. Wenn man auf die aktuelle Systemzeit die so bestimmten Ausgangs- und Eingangsverzögerungen aufaddiert hat, hat man den Zeitpunkt eines neuen kritischen Ereignisses bestimmt. Es wird nun noch geprüft, ob für den betrachteten Eingang ein kritisches Ereignis vermerkt ist, dessen Zeitpunkt von dem neu bestimmten Zeitpunkt weniger weit entfernt ist als in einer Absorptionstafel angegeben. Ist dies der Fall, so wird das aufgefundene kritische Ereignis gelöscht, ansonsten das neugebildete an passender Stelle eingetragen.

5. Beschreibung von Verzögerung und Trägheit in der Struktursprache DIGITEST

Als Beschreibungssprache für Schaltwerke und als Eingabesprache für die oben vorgestellten Hardware- und Softwaresimulatoren wurde die Sprache DIGITEST definiert. Für jeden Baustein der zu beschreibenden Schaltung wird ein Statement der Form < Strukturteil >, < Randparameterteil > benötigt.

Der Strukturteil hat die Form

< Ergebniskomponentenmenge > = < Transformation > (< Argumentmenge >)

also beispielsweise:

Q, N Q = DFF (DE, CLOCK, SET, RESET)

Die Verbindung von Bausteinen untereinander wird durch Verwendung identischer Namen ausgedrückt.

Der Randparameterteil kann neben einem hier nicht betrachteten Restriktionsteil einen Absorptionsteil und einen Verzögerungsteil enthalten. Die Trägheit (= Absorption zu kurz anliegender Signale) wird entweder global, beispielsweise durch MINWIDTH (10) oder für die Eingänge individuell, beispielsweise durch MINWIDTH (DE, RESET, SET : 10/CLOCK : 8) angegeben. Verzögerungszeiten können in Intervallen und sowohl nur vom Werteverhalten der Ausgänge abhängig, beispielsweise durch DELAY (→ Q : UP 10 - 12, DOWN 8 - 10/ → NQ : 10 - 12, 9 - 13),

nur vom Werteverhalten der Eingänge abhängig, beispielsweise durch DELAY (DE, SET, RESET: '10', '8'/CLOCK: '6', '7') als auch von beiden abhängig, beispielsweise durch DELAY (DE, SET, RESET → 'Q': UP 10 - 12, DOWN 8 - 10/Clock → 'Q': '10', '8') angegeben werden.

Durch die Existenz sehr detaillierter Beschreibungsmöglichkeiten einerseits und einer Vielzahl von Voreinstellungen andererseits, können sehr flexible Entscheidungen bezüglich Genauigkeit und Beschreibungsaufwand getroffen werden.

Literatur: (Ausschnitt)

- 1) J. Beister: A Unified Approach to Combinational Hazards
IEEE, TOC VOL C-23 No. 6 June 1974
- 2) M. A. Breuer (Ed.): Design Automation of Digital Systems
1972
- 3) S. G. Chappel, S. S. Yau: Simulation of large asynchronous logic circuits
FJCC 1971 pp 651 - 661 using an ambiguous gate model
- 4) S. A. Szygenda, D. M. Rouse, E. W. Thompson: A Model and Implementation of a
SJCC 1970 pp 207 - 216
Universal Time Delay Simulator
for Large Digital Nets