TY  - THES
AB  - Der Einsatz formaler Verifikation für Softwarearchitekturmodelle im Automobil ermöglicht es die Korrektheit und Robustheit von Steuergerätesoftware signifikant zu erhöhen. Dies gilt insbesondere für die Verifikation von Echtzeitanforderungen mittels Timing Verifikation. Existierende Methoden benötigen jedoch für die Durchführung der Timing Verifikation Steuergerätecode, der häufig erst spät im Prozess verfügbar ist oder berücksichtigen den in der Automobilindustrie verbreiteten AUTOSAR-Standard nicht. Des Weiteren ignorieren existierende Ansätze die Komplexität und Fehleranfälligkeit der Herleitung von formalen Echtzeitanforderungen für AUTOSAR aus Anforderungsdokumenten. Dies führt insgesamt dazu, dass existierende Ansätze erst spät im Entwicklungsprozess angewendet werden können und eine geringe praktische Relevanz aufweisen.In dieser Arbeit schlagen wir einen neuen Ansatz zur Timing Verifikation von AUTOSAR Softwarearchitekturen vor. Es wird zunächst eine Formalisierung für AUTOSAR Softwarearchitekturen, sowie für AUTOSAR Timing Anforderungen bereitgestellt. Daraufhin stellen wir einen Prozess vor, in dem AUTOSAR Timing Anforderungen zunächst auf Konsistenz geprüft werden und anschließend formal verifiziert werden. Im Gegensatz zu anderen Ansätzen wird kein Quellcode benötigt, sondern ausschließlich das AUTOSAR Architekturmodell verwendet.
AU  - Beringer, Steffen
CY  - Paderborn
DA  - 2022
DO  - 10.17619/UNIPB/1-1683
DP  - Universität Paderborn
LA  - ger
N1  - Tag der Verteidigung: 18.11.2022
N1  - Universität Paderborn, Dissertation, 2022
PB  - Veröffentlichungen der Universität
PY  - 2022
SP  - 1 Online-Ressource (xiv, 170 Seiten)
T2  - Institut für Informatik
TI  - Timing Verifikation von AUTOSAR Softwarearchitekturen
TT  - Timing verification of AUTOSAR software architectures
UR  - https://nbn-resolving.org/urn:nbn:de:hbz:466:2-44459
Y2  - 2025-07-14T17:43:47
ER  -