TY  - THES
AB  - In den letzten Jahren haben FPGAs aufgrund ihrer hohen Leistung und Energieeffizienz vermehrt Einzug in HPC-Systeme erhalten. Fortschritte in den HLS-Werkzeugen haben die FPGA-Entwicklung zugänglicher gemacht, jedoch führen Abstraktionsebenen in HLS zu Syntheseergebnissen, die die Leistung der Anwendungen beeinträchtigen können. Ein Vergleich von FPGAs nur anhand von Hardware-Ressourcen bietet oft nur begrenzte Einblicke in die tatsächliche Anwendungsleistung. Besonders im Bereich Multi-FPGA-Systeme und Inter-FPGA-Kommunikation fehlt es an Werkzeugen, die eine umfassende, empirische Bewertung ermöglichen. Diese Arbeit entwickelt eine OpenCL-basierte, quelloffene Benchmark-Suite für Intel- und Xilinx-FPGAs, die die Kompilierung und Synthese der Benchmarks automatisiert, um die Kompatibilität mit verschiedenen Synthesewerkzeugen zu verbessern. Die Suite umfasst optimierte Implementierungen von Benchmark-Kerneln für vergleichbare Ergebnisse ohne manuelle Codeänderungen. Zudem wird die Multi-FPGA-Ausführung unterstützt, mit MPI/PCIe-basierter Inter-FPGA-Kommunikation. Sie ermöglicht die empirische Bewertung ganzer Multi-FPGA-Systeme und fördert die Weiterentwicklung von Inter-FPGA-Kommunikationsansätzen.Neben der Benchmark-Suite entwickeln wir hochskalierbare FPGA-Anwendungen, darunter eine schnelle LU-Zerlegung im HPL-Benchmark, die auf 64 FPGAs über 48 TFLOP/s erreicht. Unsere Flachwasserimplementierung auf Xilinx-FPGAs überwindet Skalierbarkeitsprobleme und zeigt lineare Skalierung auf 48 FPGAs. Die Evaluierung der Benchmark-Suite zeigt deren Wert für die Beschaffungsplanung, Systemwartung und die Verbesserung der Skalierbarkeit von Multi-FPGA-Anwendungen im HPC.
AU  - Meyer, Marius
CY  - Paderborn
DO  - 10.17619/UNIPB/1-2152
DP  - Universität Paderborn
LA  - ger
N1  - Tag der Verteidigung: 16.12.2024
N1  - Universität Paderborn, Dissertation, 2024
PB  - Veröffentlichungen der Universität
PY  - 2024
SP  - 1 Online-Ressource (xviii, 120 Seiten) Diagramme
T2  - Fakultät für Elektrotechnik, Informatik und Mathematik
TI  - An OpenCL- and HLS-based benchmark suite for reconfigurable hardware in HPC: performance evaluation and application
UR  - https://nbn-resolving.org/urn:nbn:de:hbz:466:2-53605
Y2  - 2026-01-17T10:30:08
ER  -