TY  - THES
AB  - Heterogene Architekturen, welche aus mehreren Recheneinheiten im Verbund mit einer programmierbaren Logik bestehen, gewinnen zunehmend an Verbreitung. Die Entwicklungsprozesse sowie die Steuerung solcher heterogenen Umgebungen stellen jedoch nach wie vor eine Herausforderung dar. Die Programmiertechniken für Hardware- und Software-Anwendungen unterscheiden sich bereits grundlegend; zudem benötigt die Steuerung zusätzliche Aufmerksamkeit. Die Verwendung von Hochsprachen-Synthesewerkzeugen (High-Level Synthesis) für das Hardwaredesign stellen einen ersten Schritt hin zu einem einheitlichen Entwurfsprozess dar. Allerdings beschränkt sich deren Einsatz auf den Designprozess, während das Management zur Laufzeit keine Berücksichtigung findet.FPGA-Betriebssysteme versuchen diese Lücke durch die Bereitstellung von Management- und Entwurfswerkzeugen zu schließen. Ein Beispiel für ein solches System ist ReconOS, welches die Hardware-Software-Interaktion durch Anbindung von hardwareseitigen Recheneinheiten als Threads in einem Host-Betriebssystem ermöglicht. Dadurch werden die aus der Softwareentwicklung bekannten Methoden zur Kommunikation zwischen mehreren Threads auf FPGA-Systeme ausgeweitet.Diese Arbeit stellt ReconOS64 vor, welches als Ableger von ReconOS auf aktuellen 64-bit Systemen verwendet werden kann. Neben der Unterstützung aktueller Plattformen sowie der Einrichtung eines neuen Designprozesses werden durch ReconOS64 zusätzliche Möglichkeiten sowohl zur Entwicklung wie auch zum Laufzeitmanagement geschaffen. Durch flexible Gruppierungen von Hardware-basierten Threads wird die Verwendung partieller Rekonfiguration zum Austausch einzelner Threads zur Laufzeit vereinfacht. Zudem erhöht die Entwicklung einer Multi-Taktsignal-Architektur die Flexibilität zur Laufzeit, da hierdurch einzelne Gruppen von Threads mit unterschiedlichen Taktsignalen versorgt werden können, welche zudem zurLaufzeit mit geringer Unterbrechungszeit verändert werden können.Zusätzlich werden im Rahmen dieser Arbeit weitere Entwicklungsprojekte auf verschiedenen Systemen für ReconOS64 und ReconOS vorgestellt.
AU  - Clausing, Lennart
CY  - Paderborn
DO  - 10.17619/UNIPB/1-2216
DP  - Universität Paderborn
LA  - ger
N1  - Tag der Verteidigung: 20.03.2025
N1  - Universität Paderborn, Dissertation, 2025
PB  - Veröffentlichungen der Universität
PY  - 2025
SP  - 1 Online-Ressource (xvi, 77 Seiten) Diagramme
T2  - Institut für Informatik
TI  - ReconOS64 - Hardware-Software Multithreading for Heterogeneous Platform FPGAs
UR  - https://nbn-resolving.org/urn:nbn:de:hbz:466:2-54271
Y2  - 2026-01-15T12:48:56
ER  -