TY  - THES
A3  - Scheytt, J. Christoph
A3  - Ulusoy, Ahmet Çağri
AB  - Diese Arbeit behandelt die Theorie und Implementierung einer referenzlosen Full-Rate Non-Return-to-Zero (NRZ) Bang-Bang Clock and Data Recovery (BBCDR), die für optische Hochgeschwindigkeits-Transceiver in hybrider und Electronic-Photonic Integrated Circuits (EPIC)-Integration entwickelt wurde. Basierend auf dem nichtlinearen Alexander-Phasendetektor (PD) zur inhärenten Taktrückgewinnung und Neutaktung der Daten (Retiming) werden umfassende nichtlineare Modelle erstellt. Diese charakterisieren die Phase-Locked Loop (PLL) zweiter Ordnung mit getrenntem Proportional- und Integralzweig. Zur Überwindung des durch strenge Jitter-Anforderungen limitierten Akquisitionsbereichs wird ein neuartiges Verfahren zur Frequenzakquisition vorgestellt. Dabei wird die nominelle Frequenz des spannungsgesteuerten Oszillators (engl.: Voltage Controlled Oscillator, VCO) während des PLL-Betriebs gezielt verstimmt. Dies erfolgt entweder durch eine extern angelegte modulierte Offsetspannung oder durch einen modulierten Offsetstrom, der in den Integralzweig injiziert wird. Diese kontrollierte Verstimmung erweitert den Akquisitionsbereich über den einer herkömmlichen BBCDR-Architektur hinaus, bei nur geringfügig höherer Komplexität und Leistungsaufnahme. Darüber hinaus ermöglicht eine permanente Offsetmodulation eine Automatisierung des Akquisitionsprozesses. Die theoretischen Grundlagen der vorgeschlagenen Techniken sowie deren Betriebsbedingungen und Grenzen werden ausführlich diskutiert. Während die Modulation des Offsetstroms eine Akquisition über den gesamten Abstimmbereich des VCO ermöglicht, deckt die externe Offsetspannungsmodulation etwa ein Drittel dieses Bereichs ab. Die vorgeschlagenen Techniken wurden anhand von Messungen an Full-Rate NRZ-BBCDR-Schaltungen validiert, die in verschiedenen Halbleitertechnologien gefertigt wurden, von 250nm Silicon Germanium (SiGe)-Bipolar CMOS (BiCMOS) bis 22nm Fully Depleted Silicon On Insulator (FD-SOI) CMOS. Die Ergebnisse zeigen eine effektive Erweiterung des Akquisitionsbereichs, ein energieeffizientes Design und die Eignung für optische Hochgeschwindigkeits-Kommunikationssysteme der nächsten Generation.
AU  - Iftekhar, Mohammed
CY  - Paderborn
DO  - 10.17619/UNIPB/1-2746
DP  - Universität Paderborn
LA  - eng
N1  - Tag der Verteidigung: 21.07.2026
N1  - Universität Paderborn, Dissertation, 2026
PB  - Universität Paderborn
PY  - 2026
SP  - 1 Online-Ressource (xxvii, 109 Seiten) : Illustrationen, Diagramme
T2  - Institut für Elektrotechnik und Informationstechnik
TI  - High-speed clock and data recovery: theory and implementation
UR  - https://nbn-resolving.org/urn:nbn:de:hbz:466:2-59844
Y2  - 2026-10-06T05:44:29
ER  -