de
en
Schliessen
Detailsuche
Bibliotheken
Projekt
Impressum
Datenschutz
Schliessen
Publizieren
Besondere Sammlungen
Digitalisierungsservice
Hilfe
Impressum
Datenschutz
zum Inhalt
Detailsuche
Schnellsuche:
OK
Ergebnisliste
Titel
Titel
Inhalt
Inhalt
Seite
Seite
Im Werk suchen
Klassen, Dennis: Spezifikation, Simulation und Validierung von Prozessoren. 2013
Inhalt
Einleitung
Grundlagen
Prozessorentwurf
Entwurfsprozess
Abstraktionsebenen und Entwurfsziele im Prozessorentwurf
Entwurfsszenarios
Prozessorarchitektur
Mikroarchitektur
Datenpfad
Pipeline
Bypass
Interlocking
Instruktionssatz
Adressierungsmethoden
Register und Registersatz
Prozessorarchitekturen
ARM
CoreVA
MIPS
Prozessorsimulator
Simulationsebene
Simulationsart
Prozessorvalidierung
Statische Validierungsmethoden
Dynamische Validierungsmethoden
Modellbasiertes Testen
MBT Szenarios
Verwandte Arbeiten
Klassifikation der Prozessorspezifikationssprachen
UPSLA
nML
ViDL
xADL
TIE
LISA
Gegenüberstellung der Sprachen
Klassifikation von Validierungswerkzeugen
Qtronic
expecco
MMV: Metamodeling Based Microprocessor Validation Environment
ViCE-UPSLA
Vorstellung der Domäne des Prozessorentwurfs
Anforderungen an das Werkzeugsystem
Sprachkonzept
Anforderungen an die Sprache
Gliederung der Sprache ViCE-UPSLA
Registersatz
Adressierungsmethoden und Instruktionsformate
Instruktionsformate
Adressierungsmethoden
Instruktionssatz
Struktur des Instruktionssatzes
Instruktion
Struktureigenschaften
Operationale Beschreibung der Instruktionen
Mikroarchitektur
Modellierung der Mikroarchitektur
Erweiterung: Instruktionssatz- zum Mikroarchitektursimulator
Bypass-Struktur
Prozessorvalidierung
Aufgaben der Validierung
Fehlermodell
Konflikte und Inkonsistenzen
Registersatzkonflikte
Adressierungsmethoden- und Instruktionsformatkonflikte
Instruktionssatzkonflikte
Pipelinekonflikte
Validierungsmethoden
Statische Analyse
Kodierung von Mengen
Verwendungsnachweis
Grapheinbettung
Kontrollflussanalyse
Validierung der Mehrdeutigkeit
Datentypen
Anwendungsszenarios der statischen Methoden
Dynamische Validierung
Konzepte und Methoden
Registererreichbarkeit
Register - Aliasing
Adressierung
Instruktionssemantik
Pipelinekonflikte
Zusätzliches Wissen
Modellierung des zusätzlichen Wissens
Klassifikation des zusätzlichen Wissens
Explizites Wissen
Datentypsystem
Ressourcen
Implizites Wissen
Verwendungsnachweis
Testfallspezifikation
Aufgaben der Testfallspezifikation
Modellierung der abstrakten Methoden
Modellierung der Überdeckung
Bearbeitung der Testfallspezifikation
Generatoren
Simulatorgenerator
Prozessorbibliotheksgenerator
Generierungsprozess
Testfallgenerator
Evaluierung
Ziele der Evaluierung
Spezifikation von Prozessoren
ARM-Spezifikation
CoreVA-Spezifikation
Entwurfsraumexploration der CoreVA-Architektur
Evaluierung der Sprache ViCE-UPSLA
Evaluierung der Validierungsmethoden
Bewertung der Vorgehensweise bei der Validierung
Effektivität der Validierungsmethoden
Zusammenfassung und Ergebnisse der Evaluierung von Validierungsmethoden
Evaluierung der Simulation
Zusammenfassung der Evaluierung
Resümee
Abbildungsverzeichnis
Die detaillierte Suchanfrage erfordert aktiviertes Javascript.