TY  - THES
A3  - Platzner, Marco
AB  - In dieser Arbeit haben wir ein einzigartiges System, bestehend aus Hardwarearchitektur und Software 'tool-flow' entworfen, dass eine komplett automatische Anpassung erlaubt. Die Hardwarearchitektur ist ein dynamisch rekonfigurierbarer Befehlssatzprozessor, der 'just-in-time' Prozessoranpassung während der Laufzeit erlaubt, wohingegen der Software 'tool-flow' auf einer virtuellen Maschine beruht und gestattet die Architektur gleichzeitig mit der Programmausführung, und ohne jeglichen manuellen Aufwand, anzupassen. Dieser 'tool-flow' enthält ein Set von Heuristiken, die die Laufzeit von Methoden zur Identifizierung und Auswahl von eigenen Anweisungen für die 'just-in-time' Prozessoranpassung reduzieren, sowie eine Schaltkreisbibliothek und einen Datenpfadgenerator für benötigte bitstreams für die Hardwareanpassung.Dieses dynamische System, im Gegensatz zum statischen, hat mehrere Vorteile. Erstens, ist es völlig automatisiert und benötigt keinen manuellen Aufwand. Es kann seinen Ablauf optimieren, indem die Befehlssatzarchitektur des Prozessors rekonfiguriert und der Code verändert wird, was fundamental leistungsstärker ist als die statische Herangehensweise. Dieses entwickelte System kann die Ausführungszeit, Profilierung und Maschinenlevelinformationen sammeln, um die Codeteile zu erkennen, die bei der Laufzeit tatsächlich leistungslimitierend sind und daher ideale Kandidaten zur Hardwarebeschleunigung sind. Darüberhinaus hat die virtuelle Maschine die Möglichkeit, verschiedene dynamische Optimierungen auszuführen, wie Hotspoterkennung, Aliasanalyse oder Branchvorhersage, um die Leistung weiter zu optimieren. Letztlich sind die Abhängigkeiten zwischen Variablen und der dazugehörigen Speicherbelegung zugänglich, was die Hardware-Software-Partitionierung zwischen dem Prozessor und dem Hardwarebeschleuniger vereinfacht.
AU  - Grad, Mariusz
DA  - 2011
DP  - Universität Paderborn
LA  - eng
N1  - Tag der Verteidigung: 08.11.2011
N1  - Paderborn, Univ., Diss., 2011
PB  - Veröffentlichungen der Universität
PY  - 2011
SP  - X, 168 S. : graph. Darst.
T2  - Institut für Informatik
TI  - Just-in-time processor customization on the feasibility and limitations of FPGA-based dynamically reconfigurable instruction set architectures
UR  - https://nbn-resolving.org/urn:nbn:de:hbz:466:2-8139
Y2  - 2025-06-24T05:04:32
ER  -