TY  - THES
A3  - Rammig, Franz Josef
A3  - Hellebrand, Sybille
A3  - Platzner, Marco
A3  - Plessl, Christian
A3  - Sauer, Stefan
AB  - Entwurf von System-on-a-Chip (SoC) ist fokussiert auf der Wiederverwendung von IPs (Englisch: „Intellectual Properties“) und zeichnet sich durch eine Trennung von IP-Entwicklung und SoC-Systemintegration. Komplexitäten von IP- und SoC-System-Entwürfe steigen exponentiell und fordert die funktionale Verifikation dieser Entwürfe. Daher bekommt diese Dissertation das Ziel, eine systematische, Metriken getriebene Verifikationsmethodik zu entwickeln. Mutationsanalyse (Englisch: „Mutation Analysis“) ist die fokussierte Metrik, die ein einzigartiges komplexes Problem für Testgenerierung hat: eine fehlerhafte Entwurfskopie (als Entwurfsmutant genannt) zu entdecken (töten). Auf der IP-Ebene, erstens wird ein adaptives Zufallssimulationsverfahren entwickelt. Basierend auf einer Testmodellierung mit Markow-Kette, die Testgenerierungsprozess wird durchgehend von einer Heuristik zu die Tests, die statistisch effizienter sind, gesteuert. Danach wird ein suchbasierter Testgenerierungsverfahren entwickelt, anhand der Definition einer Zielfunktion spezifisch für Mutationsanalyse, um einzeln Entwurfsmutant nach der Zufallssimulation zu töten. Auf der SoC-Systemebene, ein neuartiges Verfahren für IP-XACT-Mutationsanalyse ist entwickelt. Zunächst wird eine Simulationsplattform in der Form von einem SystemC-Generator definiert, die als die Verifikationsbasis dient und TLM (Englisch: Transaction-Level-Modeling) berücksichtigt. Danach wird eine Menge von IP-XACT-Mutation-Operatoren definiert, die die möglichen Error-Injektionsaktionen auf IP-XACT-Schema beschreiben. Die Experimente zeigen i) die Effizienz der adaptiven Simulation, mit wenigen Tests mehr Mutanten zu entdecken, ii) die konsistente Leistungen der Zielfunktion in einem Suchverfahren, und iii) die Anwendbarkeit der IP-XACT-Simulation und Mutationsanalyse für SoC-Verifikation.
AU  - Xie, Tao
DA  - 2014
DP  - Universität Paderborn
LA  - eng
N1  - Tag der Verteidigung: 20.12.2013
N1  - Paderborn, Univ., Diss., 2013
PB  - Veröffentlichungen der Universität
PY  - 2014
T2  - Fakultät für Elektrotechnik, Informatik und Mathematik
TI  - Quality metrics driven functional verification for IP based SoC design
UR  - https://nbn-resolving.org/urn:nbn:de:hbz:466:2-12659
Y2  - 2026-01-15T22:31:59
ER  -